低频两相函数信号发生器

本系统基于FPGA来开发DDS函数发生器,以凌阳单片机SPAICE061A为控制核心,并由D/A转换器、四阶巴特沃思低通滤波器、电流电压转换器、Icd12864液晶显示器和波形移位等模块组成,单片机负责显示、键盘识别和频率控制字与相位控制字的串行输出.系统可输出单相正弦波、两相正弦波和调频信号波,具有输出波频率预置和步进、两相输出波相位差可预置和步进等功能.     

智能轨迹控制割草机器人设计——基于FPGA神经网络

为了提高割草机器人自主导航和定位的精确性和智能性,设计了一种新型的基于FPGA神经网络算法的割草机器人。该设计采用FPGA可重构技术,以3层误差反向传播神经网络作为典型的模型来展开;利用成熟的BP算法公式,设计了割草机器人智能控制的模型;利用FPGA技术,设计了割草机器人的硬件系统;最后采用文本输入的设计方法,利用田间试验的方式,对机器人的轨迹规划能力和控制精度进行了验证。试验结果表明:利用FPGA和神经网络模型可以有效地穿越5个障碍物,并可得到满意的轨迹规划结果。将普通的PID控制器和神经网络PID控制器得到的控制结果误差进行了对比,结果表明:神经网络PID控制器得到的割草机器人控制误差明显比传统的PID控制器误差小。该方法为神经网络的硬件实现提供了可靠的理论基础。     

基于FPGA的数字化棒控技术研究

本文介绍了将FPGA(Field Programmable Gate Array现场可编程逻辑阵列)技术应用于反应堆棒控系统的概况。利用FPGA丰富的逻辑资源,编程的灵活性等特点来实现反应堆棒控系统的复杂逻辑电路,电路结构简单明了,将大量复杂的逻辑电路集成到一块FPGA芯片中,提高了系统的可靠性与稳定性,解决了原有模拟电路的很多固有缺陷,提高了系统的抗干扰性能,实现了设备数字化与小型化。     

一种高速测频系统的开发

为满足跳频通信中测频应变速度快、灵敏度高的要求,介绍一种以FPGA为测频核心处理芯片、单片机(C8051F020)为数据处理器的高速测频系统的设计方法,并详细地介绍了系统的组成,给出了FPGA的仿真结果,实验结果表明,该方案完全符合设计要求.     

基于FPGA的西瓜子机器视觉色选系统

基于现场可编程门阵列FPGA并行运算平台,设计了一种采用线阵CCD芯片的西瓜子色选机系统.硬件平台将CCD芯片驱动、动态图像的采集与处理、分类计算及气阀控制信号输出等集中在一个FPGA芯片上实现.色选机试制系统产量为1.2～1.8 t/h,色选精度97.7％,带出比为6～8.与传统工控机平台进行对比试验,验证了基于FPGA的西瓜子色选机系统具有良好的实时性和高效性.     

番茄色选机的研制

番茄色选机可广泛用于番茄收获和工厂深加工过程,本文研制了基于CCD颜色识别和大规模可编程逻辑器件(FPGA/CPLD)技术的番茄色选机,介绍了其工作原理,阐述了各部分的组成。试验数据表明,该机单通道生产率能够达到1.5t/h、误判率小于2%。     

基于FPGA和分水岭算法的甜瓜图像分割

准确从背景中分割出瓜体以及从瓜体表面分割出缺陷是甜瓜外观品质分级计算机视觉系统的重要任务。采用分水岭算法可以一次完成这2项工作。针对软件实现的分水岭算法在图像分割过程中实时性较差的缺点,采用了并行分水岭算法,并在FPGA平台实现该算法。试验表明,基于硬件的算法实现具有较好的实时性,提高了甜瓜图像的分割速度。     

数字农业研究中二进制CPFSK信号的产生及实现

相位连续的频移键控（CPFSK）是数字农业研究中为确保数据的可靠传输而广泛使用的一种调制方式。分析CPFSK原理及产生方法,利用直接数字频率合成器（DDS）建模,产生二进制CPFSK信号。结合多种仿真工具分别实现其系统级、功能和时序仿真,并将设计下载到Altera公司的FPGA器件EP1K30TC144-3中进行验证,达到以较少的硬件成本完成系统设计的目的。     

High speed, high precision digital phase sensitive detector design for electrical impedance tomography

Electrical impedance tomography (EIT) system must have the properties of high precision and speed, thus the digital phase sensitive detector (DPSD) based on the field programmable gate array(FPGA) is developed for data collection of EIT. Based on the principle of DPSD, the relationship between signal to noise ratio (SNR) and sample resolution as well as total number of samples is deduced. An implementation scheme of this system and a method of designing analog to digital converter (ADC) clock based on direct digital synthesis (DDS) technology are provided. The system adopts high speed multi channel ADC and low jitter clock conditioner for ADC. Real time DPSD is implemented with FPGA. The experiments show that the measurement accuracy reaches 0.03% and the SNR reaches 85 dB. The agar phantom experiments prove that the performance of the DPSD meet the designing requirement for EIT.     

基于PCIe级联网口的农业监测视频高速传输系统研究

农业监测智慧化需要实时、高效、可靠的视频数据处理和传输方案,为了解决传统基于CPU和GPU架构的系统速率低、实时性差的问题,设计了基于Zynq架构的PCIe级联网口的高速传输系统。针对PCIe接口开发,在硬件层面,优化配置XDMA IP核参数,完成接口的数据收发引擎设计,并基于MIG 7 IP核优化配置了DDR缓存区。在软件层面,基于PCIe驱动,调度VLC软件完成视频数据读取,实现板卡和上位机之间数据的快速收发和流畅播放。针对网口协议栈的实现,利用ARM可编程特性,调度LWIP轻量级协议栈,完成TCP协议的开发,实现了网口的数据快速收发,避免了上位机CPU直接处理网络协议的时延和运算开销。此外调度AXI协议完成PCIe接口和网口的高速连通。在Zynq MZ7030FA平台上传输视频文件对系统进行速率和可靠性实测。结果表明：网口传输速率达800 Mb/s,基本实现了千兆以太网;PCIe接口的最高传输速率达816 MB/s,逼近硬件PCIe 2.0 x2的最高速率,且整个系统在应用层上实现了可靠传输。本文的研究为农业监测视频传输应用提供了高效可靠的解决方案,且系统具有较好的扩展性和推广性...