用FPGA实现直接序列扩频通信

扩频通信作为第3代移动通信的核心技术,系统需要完成快速复杂的信号处理,对电路的处理速度提出了更高的要求。本文以直接序列扩频通信为对象,用软件Protel99SE设计了以FPGA芯片EP1C3T144C8N为核心的系统硬件电路,并将VHDL程序下载到硬件电路的EP1C3T144 C8N芯片中,得到了实际的较为满意的扩频信号波形,证明实现了扩频调制。实验结果表明本系统与传统的实现方式相比,系统的稳定性、可靠性和处理速度大大提高,减少了硬件延时,体现了FPGA的高速并行处理能力和全硬件实现的特点。     

基于EPP模式的激光通信系统

利用计算机并口的EPP(Enhanced parallel port)模式来实现计算机高速数据输出和输入。本系统主要由Altera公司生产的FPGA芯片EPC10K10LC84-4、激光发射头、激光接收器组成。其功能可以实现两台计算机之间无线传输文本及文件。FPGA芯片完成数据的并串与串并转换,其程序由VHDL硬件描述语言编写。激光发射器与接收器完成串行数据之间的传输。与两台互相通信的计算机端口的操作和数据的发送与读写有关的程序由VC编写。整个系统完全由USB口提供5V电源,无需另加外置电源。整个传输过程只需由人用鼠标和键盘做简单的控制,即可由计算机和激光传输系统自行完成,将其显示在屏幕上。     

视频图像处理系统前端的芯片优化设计

为了改善视频采集和图像格式转换的实时性,实现具有知识产权的实时视频系统前端模块芯片.利用现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)具有的并行处理能力,对视频采集以及RGB格式转换为YCbCr格式的方案进行了优化,并按照芯片设计流程,把基于FPGA的大规模逻辑电路设计转化为专用芯片设计,完成了视频图像采集和格式转换等视频前端模块的芯片硬核设计.所设计的版图中含有标准单元39594个,芯片总面积约为7.59mm2.仿真和板级调试实验表明,方案不但实现了基于FPGA的视频采集和图像处理功能,并且按照专用集成电路(Application Specifi...     

一种新的多路数字信号光纤传输系统的设计与仿真

提出了一种新的多路数字信号光纤传输系统,介绍了系统总体架构,同时阐述了硬件电路的设计思路和方法,完成了整个系统电路的VHDL设计、验证以及FPGA实现,并给出了系统的仿真结果。仿真结果表明,该系统符合光纤传输的技术要求。     

数字功率均衡放大器的设计

以FPGA为处理核心,采用6阶IIR滤波器逼近技术,实现对带阻网络较大频带范围进行幅度补偿。功率放大部分采用D类功放,将FPGA处理后的数据通过DA芯片转化为模拟波形再与FPGA产生的高频三角波进行比较产生PWN波,再经过驱动芯片控制MOS管,使其工作在开关状态。     

高精度无线同步采样时标的研究

针对无线压降测试仪、无线氧化锌测试仪、同步向量测试仪和无线核相仪等所需的短时信号同步问题,提出了一种新的时间同步方案,实现高精度无线同步采样,达到精确守时功能。硬件选用ALTERA公司的EPM240T现场可编程逻辑门阵列(FPGA)、CTS公司的970-2089-1型10 MHz高精恒温晶振和捷达电子公司的JSB15-A12S05型电源等元器件组成。利用VHDL语言来实现软件模块的功能开发,软件由守时信号发生检测、10 MHz脉冲计数、秒脉冲生成、误差补偿4个功能模块组成。调试实验采样时由10 MHz高精恒温晶振输出脉冲信号至FPGA,经FPGA处理后产生秒脉冲信号,秒脉冲经示波器显示并开始计时,观察并记录2 h内2台仪器的秒脉冲时间差,并调整步幅等相关参数使2路信号在2 h内秒脉冲时间差小于1μs(相当于系统电角度小于1′)。在进行无线2次压降现场测试时,采用本方案时间同步信号的无线2次压降测试仪的测试结果同使用GPS同步信号的无线2次压降测试仪的测试结果基本相同。结果表明:此方案可行,可以满足测试所需的短时时间同步需求。     

基于FPGA的FFT的实现

在信号处理中,FFT占有很重要的位置,其运算时间影响整个系统的性能。传统的实现方法速度很慢,难以满足信号处理的实时性要求。针对这一现状,本文研究了FFT算法的VHDL程序设计方法,讨论新一代大容量、高速FPGA实现FFT处理中的若干问题。结果表明,时序分析结果与计算结果相一致,验证了程序的正确性,而且利用FPGA实现FFT处理运算速度非常快,可以满足需要高速处理的应用场合。     

基于FPGA的幅频数字均衡器设计

设计了一款以ALTERA公司Cyclone系列FPGA（现场可编程门阵列）芯片为控制核心的幅频数字均衡器。原信号经过衰减后由高速A／D芯片TLC55401进行采集，而后送入由FPGA实现的IIR（无限脉冲响应）数字滤波器进行补偿，再经D／A芯片THS5651将补偿后的信号输出，经低通滤波后，得到的输出信号完全补偿了信道造成的5dB衰减，幅频均衡效果良好。     

基于FPGA的SWR土壤含水率测量仪研究与设计

在驻波测量土壤含水率分原理的基础上提出了一种以FPGA为核心的土壤含水量测量仪设计。测量仪的测量控制、AD控制、数据处理、显示控制与高频信号发生控制器等均集成在一片FPGA芯片上。该仪器具有成本低、结构紧凑、抗干扰能力强与测量迅速的特点。     

优化数字系统的多值逻辑设计与结构化设计

通过实例阐述了多值逻辑设计在芯片面积相同的情况下 ,可因逻辑值的增加而迅速增加信息携带量 ,提高空间和时间的利用率 结构化设计的关键是将硬件的自然描述语言映射为VHDL模型 ,把集成系统划分为寄存器传输级子系统 ,进而实现快捷的低成本设计 ,这是优化数字系统设计的方向     

农副产品加工过程的FPGA高速多路数据采集系统

介绍一种基于FPGA的高速多路数据采集系统,描述该系统的主要构成及FPGA实现方法。该系统在硬件上采用了EP2C5T144C8器件,实现对高精度A/D转换器TLC549的控制、多路数据转换与存储等功能,软件上采用VHDL硬件描述语言实现。该系统具有速度快、可靠性高、结构简单、体积小等优点。将该系统可应用于农副产品加工过程中的质量监测数据采集,能有效推进农副产品加工过程中检测技术的速测化、智能化、动态化及便携化,为农副产品安全生产与消费提供有害残留物快速检测的技术支撑。     

一种新的可控分频器的FPGA实现

基于双边沿检测技术获得时钟信号的倍频窄脉冲,利用该脉冲对时钟信号的双边沿计数,进而实现了时钟信号的整数和半整数分频.采用VHDL硬件描述语言和原理图输入方式,在QuartusII平台下实现分频器的综合和仿真,并用ACEX1K30芯片实现.实验表明该方法的有效性和可靠性.     

一种数控测井地面系统采集箱的设计

数控测井地面系统在石油勘探开发中发挥着重要作用,而采集箱是数控测井地面系统的核心箱体。介绍了数控测井地面系统采集箱的一种设计方法,该采集箱以FPGA芯片和ARM嵌入式芯片为核心芯片,以以太网为采集箱板卡与数控测井地面系统的主机之间的通讯媒介。与同类采集箱相比,该采集箱有更高的集成度和更快的通讯速率。     

一种数控测井地面系统采集箱的设计

数控测井地面系统在石油勘探开发中发挥着重要作用,而采集箱是数控测井地面系统的核心箱体。介绍了数控测井地面系统采集箱的一种设计方法,该采集箱以 FPGA 芯片和 ARM 嵌入式芯片为核心芯片,以以太网为采集箱板卡与数控测井地面系统的主机之间的通讯媒介。与同类采集箱相比,该采集箱有更高的集成度和更快的通讯速率。     

基于FPGA的实时图像边缘检测器的设计

利用Quartus II软件和VHDL语言实现了基于FPGA器件的实时图像边缘检测器的设计。设计的图像边缘检测器利用Sobel算子,通过基于乒乓操作的SDRAM图像存储模式以及全硬件实现,有效的提高了边缘检测的速度,实现了实时图像边缘检测的功能。实验结果表明所设计的实时图像边缘检测器能够快速准确的检测图像边缘信息,达到时处理的要求,可以应用于实时图像边缘检测以及其他实时图像处理的前端设计。     

用现场可编程门阵列存储器实现线性交织编码器的仿真分析

以交织编码器为设计实例,介绍了设计中所使用的开发芯片及设计方法;阐述了交织编码技术、EDA及现场可编程门阵列(FPGA)的设计应用;说明了基于FPGA电路设计原理用移位寄存器完成交织编码的方法;分析了经M ax p lusⅡ软件仿真后的时序波形文件。经对16位信源仿真结果的观察,数据经交织编码器输出后,延时3.132μs。     

一种新的可控分频器的FPGA实现

基于双边沿检测技术获得时钟信号的倍频窄脉冲,利用该脉冲对时钟信号的双边沿计数,进而实现了时钟信号的整数和半整数分频．采用VHDL硬件描述语言和原理图输入方式,在QuartusⅡ平台下实现分频器的综合和仿真,并用ACEX1K30芯片实现．实验表明该方法的有效性和可靠性．     

宽间隔跳频图案的设计与实现

根据对偶频带法和L—G模型设计的要求,构造出一种满足汉明相关的宽间隔跳频图案,并对其进行FPGA硬件实现。系统软件采用模块化的设计模型,利用生命周期长且移植性好的VHDL语言设计实现宽间隔跳频图案。通过时序仿真图和结果验证可以看出,设计出的宽间隔跳频图案,性能接近于最佳跳频序列的性能。     

一种高效低功耗JPEG2000小波变换器的设计

提出了一种高效低功耗的JPEG2000小波变换器的硬件结构,减小了二维离散小波变换器(2-D DWT)中暂存器的大小,降低了存储器的平均访问带宽,有效减小了芯片的面积和功耗.整个设计通过了FPGA验证,并采用HJTC 0.18μm工艺库进行了芯片设计.试验结果表明,片内暂存器的面积和功耗比普通方法分别减小了54.5%和61.4%.     

循环冗余校验（CRC）编码器设计及FPGA实现

介绍了循环冗余校验（CRC）编码器的设计及FPGA实现过程,采用原理图输入法对整个系统进行了编译和仿真,并在芯片EP1K30TC144-3中对该设计的核心部分进行了测试验证。结果表明,试验数据与理论分析结果完全相符。