|
|||||
|
|
| 数字功率均衡放大器的设计 | |
| 引用本文： | 姜峰. 数字功率均衡放大器的设计[J]. 金陵科技学院学报, 2010, 26(4) |
| 作者姓名： | 姜峰 |
| 摘 要： | 以FPGA为处理核心,采用6阶IIR滤波器逼近技术,实现对带阻网络较大频带范围进行幅度补偿。功率放大部分采用D类功放,将FPGA处理后的数据通过DA芯片转化为模拟波形再与FPGA产生的高频三角波进行比较产生PWN波,再经过驱动芯片控制MOS管,使其工作在开关状态。 |
| 关 键 词： | 数字功率均衡放大器 IIR数字滤波器 |
The Design of Digital Power Balanced Amplifier |
|
| JIANG Feng. The Design of Digital Power Balanced Amplifier[J]. Journal of Jinling Institute of Technology, 2010, 26(4) | |
| Authors: | JIANG Feng |
| Abstract: | |
| Keywords: | |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |