RS 码的查表译码算法

提出了RS码的一种新的查表译码算法,主要运用了循环码的性质以及伴随式重量和错误模式之间的关系.这种新的译码算法,和以往所提出的RS码译码算法相比,可以大大降低有限域中计算的复杂度,提高译码速度.     

关于标准Reed-Solomon码的错误距离的注记

Reed-Solomon码是数字通信领域中的一类重要的极大距离可分码.Reed-Solomon码的译码过程,通常采用最大似然译码算法.对于收到的一个码字u∈Fnq,最大似然译码算法关键在于确定码字u对于码C的错误距离d(u,C).熟知d(u,C)≤n-k,其中n,k分别为码C的码长和维数.若d(u,C)=n-k,则称u为码C的深洞.借助有限域Fq上极大距离可分码的生成矩阵部分证明了标准Reed-Solomon码的深洞猜想.     

(41,21,9)二次剩余码的快速译码

针对(41,21,9)二次剩余码,提出了一种快速的基于校验子重量的译码算法(FSWDA).这种译码算法结合了循环码的性质,又巧用了校验子的汉明重量,其最大优点是不需要存储校验子和相应的错误模式构成的表,却能达到查表译码的效果.另外,本算法还可以用于其它纠错能力为4的二次剩余码.     

对流层散射通信信号形式的研究

基于对流层散射信道是多径衰落信道,会造成信号频率选择性衰落和码间干扰。研究一种重要的信号形式———交叠升余弦,给出一种基于FPGA的失真自适应相干解调的具体实现方案,并通过Matlab软件进行仿真。最后得出结论,采用交叠升余弦波形信号形式,具有一定的抗多径能力。     

二元Hamming码Ham(r,2)及其对偶码的性质研究

Hamming 码 Ham(r,q)作为一种完备的线形分组码,具有许多良好的性质,并且其译码方法非常简洁有效。在此基础上,对二元 Hamming 码 Ham(r,2)及对偶码进行了进一步的研究,讨论了其对偶码所具有的几个性质。     

基于Max-Log-MAP的实用Turbo码译码结构

提出了一种实用简化的Max-Log-MAP算法Turbo码译码结构.讨论并进一步简化了一种Max-Log-MAP算法;在分析比较了其与MAP算法区别的基础上,引入尺度因子SF用以修正Max-Log-MAP迭代译码过程中的译码器输出外部信息,提出了一种实用的译码算法SF-Max-Log-MAP.仿真表明,在合理选取SF时,该算法的译码性能明显优于Max-Log-MAP算法.     

二元Hamming码Ham(r,2)及其对偶码的性质研究

Hamming码Ham(r,q)作为一种完备的线形分组码,具有许多良好的性质,并且其译码方法非常简洁有效。在此基础上,对二元Hamming码Ham(r,2)及对偶码进行了进一步的研究,讨论了其对偶码所具有的几个性质。     

一种数传电缆长度测量系统的设计

设计了一种有效且成本较低的数传电缆长度测量装置,该装置可用于电缆长度测量以及断线故障点定位。该测量装置采用数字信号控制器（DSC）与FPGA相结合的方案,DSC作为主控芯片,FPGA完成译码,通过对主时钟倍频并移相获得的高频信号对入射脉冲与反射脉冲的时间差进行测量,达到测量电缆长度的目的。使用该测量装置对不同长度的电缆进行测试,测试结果显示该系统具有较高的精度,证明了设计的可行性,具有一定的实际应用价值。     

稀疏生成矩阵的低编码复杂度非正规LDPC码性能

提出了一种新的基于稀疏生成矩阵的高性能非正规LDPC码的构造方法，并研究了其性能。与传统的由校验矩阵定义的LDPC码相比，在相同的译码复杂度前提下，非正规LDPC码的编码复杂度更低。模拟结果显示，在加性高斯白噪声信道下，非正规LDPC码的性能要显著优于传统LDPC码。     

拖拉机汽车电器单总线控制系统的研究

通过单片微机编译码控制拖拉机汽车电器，可使其电器大为简化，当单片微机检测到电器主令开关信号后，通过HSO输出相应的编码，再经译码器译码控制挂在同一总线上的负载使其接通或断开电源，从而达到以单总线控制多个负载的目的。     

基于EMD分解的拉曼光谱小波去噪方法

拉曼光谱中尖峰及其临近信号频率极高,常规去噪方法难以区分高频噪声与特征峰信号,所以拉曼光谱去噪一直是该领域内研究热点和难点。针对该问题,提出临界分量判别法,该方法通过计算经验模态分解(empirical mode decomposition,简称EMD)分量的归一化自相关函数,将固有模态分量(intrinsic mode function,简称IMF)划分为噪声主导分量和信号主导分量两部分。根据噪声主导分量和信号主导分量的不同特点,分别使用模极大值方法、软阈值滤波方法处理各分量的小波系数,实现光谱信号去噪。仿真数据去噪实验表明,小波去噪法(1、2阶IMF为噪声主导分量)去噪效果优于其他方法(1阶IMF为噪声主导分量,1、2、3阶IMF为噪声主导分量),说明临界分量判别法可以正确识别噪声主导分量和信号主导分量。光谱数据去噪实验表明,应用小波去噪法处理拉曼光谱,信噪比以及均方误差均优于对整条光谱进行模极大值、软阈值和空域相关方法去噪,光谱中噪声几乎得到了完全抑制,突变特征峰信号得到完整保留,获得了最优滤波效果。     

基于FPGA的液晶驱动电路设计

以液晶显示模块LQ064V3DG01为例,介绍了基于FPGA的驱动电路的设计方法。利用FPGA产生液晶显示所需的行、场同步信号等各种时序信号,控制双帧存,从上位机读取像素数据,并在液晶模块上显示,从而完成投影液晶显示模块的驱动过程。这种设计方法稍作改动便可产生任意行场扫描时序,具有很好的可重用性。     

石头剪刀布模拟游戏创新试验案例的设计与实现

根据全国电工电子试验案例设计竞赛的要求,提出了石头剪刀布模拟游戏创新试验案例,详细介绍了该案例的设计与实现过程。石头剪刀布模拟游戏采用数字电路集成元件和FPGA可编程技术2种设计方法实现。根据游戏规则确定了系统整体模块,主要包括计数、编码、比较、显示译码等部分,并详细介绍了数字集成元件和FPGA设计的整个过程,给出了Proteus软件仿真结果和FPGA设计实现结果,展现了同一数字系统的2种不同设计方法的不同特点,体现了这一设计的新颖性、趣味性以及在数字系统试验教学中的价值。     

一种新的具有80比特安全性的多变量公钥密码体制

将多变量公钥密码MI体制与基于QC-LDPC码的纠错码密码串联起来,提出了一种新的具有80比特安全 性的抗量子计算的多变量公钥密码体制.新体制基于有限域上多变量非线性方程组求解的困难性问题及任意线性 码的译码困难性问题,分析表明新体制是安全有效的,具有私钥较小的优点.     

Turbo码性能分析与仿真

纠错编码技术可有效地提高或改善移动通信的可靠性,在通信系统中得到了广泛地应用.在详细分析Turbo码编译码结构、译码算法的基础上,对Turbo码的性能进行了仿真.结果表明:Log-MAP算法比SOVA算法运算量大、费时更多;相同迭代次数下,Log-MAP算法比SOVA算法误码率性能好;同一算法下,迭代次数越大,误码率性能越好;帧长越大,误码率性能越好.因此,为了保证通信的可靠性和实用性,应对算法、迭代次数、帧长进行权衡.     

基于独立分量分析的噪声消除技术

通过分析传统去噪方法的优缺点,引入基于独立分量分析的噪声消除方法,该方法不需要观测信号为确定性信号的前提假设,通过对加噪观测信号进行盲源分离,得到源观测信号,从而实现对噪声的消除。仿真结果证明基于独立分量分析的噪声消除方法,有效地去除了观测信号中的加性噪声。     

基于iPhone嵌入式平台的QR码识别研究

本文简单介绍了QR二维码及其结构。设计了一个基于i Phone嵌入式平台的QR码识别系统,该系统由图像采集模块、图像预处理模块、图像识别模块三部分组成。在对每个模块进行深入研究的基础上,给出了每个模块的具体实现方法。在图像预处理部分,针对手机采集到的图像常常存在光照不均匀的问题,提出一种基于背景灰度矩阵的二值化算法。在图像滤波以及图像旋转定位部分,考虑到手机平台内存小的特点,充分利用QR码自身的特征进行运算,使其能够更好更快的运行于手机平台。通过测试表明,该系统能够有效地减少不均匀光照对图像的影响,提高QR码的译码成功率。     

基于word的EAN-13条码原理实训设计

《物流信息技术》是物流管理专业的核心专业课,以条码技术为代表的数据采集技术是该门课程的重点内容之一。EAN-13条码在教学中存在理论性强,教学难度大,现有软件实训操作过于简单,教学内容无法直观演示等问题。基于word设计的EAN-13条码原理实训包括条码生成和译码两部分。该实训不需要专门的实训室、实训设备和实训系统软件,易准备,易操作实施,教学成本低,在实训教学中体现出良好的效果。     

基于FPGA数字系统的硬件调试技术

现场可编程门阵列（FPGA）广泛应用于数字系统的设计,在数字系统中设计内置的信号发生器和嵌入的逻辑分析仪有助于系统硬件调试．分析了FPGA内置信号发生器实现原理和嵌入逻辑分析仪SignalTap II的配置,并给出了在研制1Gb／s光纤通道交换机过程中的系统硬件调试实例,丰富了硬件调试方法．     

用FPGA实现直接序列扩频通信

扩频通信作为第3代移动通信的核心技术,系统需要完成快速复杂的信号处理,对电路的处理速度提出了更高的要求。本文以直接序列扩频通信为对象,用软件Protel99SE设计了以FPGA芯片EP1C3T144C8N为核心的系统硬件电路,并将VHDL程序下载到硬件电路的EP1C3T144 C8N芯片中,得到了实际的较为满意的扩频信号波形,证明实现了扩频调制。实验结果表明本系统与传统的实现方式相比,系统的稳定性、可靠性和处理速度大大提高,减少了硬件延时,体现了FPGA的高速并行处理能力和全硬件实现的特点。